边缘 AI 网关板是现在工业物联网和边缘计算里的热门产品。一块板上要塞进：主控 SoC 加 AI 加速器、DDR 内存、千兆甚至万兆网口、PCIe 高速接口，同时还要带 RS485、CAN、UART、继电器等低速外设。
接口多、速率跨度大，是边缘网关板的典型特征。这类板最容易出问题的地方，不是某个器件选型，而是高低速信号混在一起后的信号完整性——高速信号串扰低速、电源噪声上窜、走线跨分割导致信号反射。
纯低速板（485、继电器、IO 采集）几乎不用考虑信号完整性，随便布线就行。纯高速板（DDR、PCIe）虽然走线要求高，但信号都是同一类，参考平面做完整就好处理。
麻烦的是边缘网关这种"混合板"：同一层板上既有几百 MHz 甚至几个 Gbps 的高速串行走线，又有几 kHz 的低速 IO。高速走线的跳变沿会通过邻近线串扰到低速模拟信号，低速地弹噪声又会窜进高速参考平面。两种信号互相干扰，是混合板 SI 问题的根源。
混合板布局的第一原则，是"按速率分区"，不要让高速和低速区域在物理上交叉穿插。
把高速区域集中在板子一侧：DDR 内存颗粒靠近 SoC、高速连接器（网口、PCIe）靠近板边，高速走线在专属区域里完成。低速 IO、电源、继电器放在板子另一侧，和高速区留足够的隔离带。
模拟小信号（ADC 采样、传感器输入）单独划一块"安静区"，远离高速走线和开关电源。分区明确了，串扰就从物理上被挡住大半。
高速走线最怕的不是线太长，而是参考平面被切断。
每条高速差分对或单端高速线，正下方必须是连续完整的地平面。回流电流沿着走线正下方的地平面走，如果走线跨过了电源平面分割缝，回流路径被迫绕远，环路面积暴增，信号反射和 EMI 同时上来。
叠层设计上，高速信号层紧邻地平面放置，地平面完整不切割。电源平面的分割尽量放在不跑高速信号的内层。DDR 地址/数据线做等长匹配，差分对做阻抗控制（单端 50Ω、差分 100Ω），避免阻抗不连续造成反射。
信号问题很多时候是电源问题。边缘网关板同时有数字电源（1.0V 核心）、模拟电源（3.3V）、IO 电源，各个电源域互相耦合。
每个电源域的去耦电容要放在对应芯片电源引脚旁边，小电容（0.1μF）紧贴引脚滤高频，大电容（10μF~100μF）放稍远处储能。电源平面和地平面紧邻，形成平整的 PDN（电源分配网络），让高速瞬态电流就近从平面取。
另外，数模地分割要谨慎。简单地把数字地和模拟地割开反而引入跨分割问题，更好的做法是单点连接、分区布线，而不是物理割裂整个地平面。
边缘 AI 网关板的信号完整性，核心是把"高速"和"低速"两类信号在物理空间和参考平面上分开管理。分区布局、完整参考平面、去耦到位，大部分 SI 问题在 Layout 阶段就消掉了。ODM 找合作工厂时，重点看它有没有高速板 Layout 经验和 SI 仿真能力——混合板的问题，靠后期调是调不出来的。
