工业 AI 视觉板卡越来越普及——机器视觉检测、高速图像采集、边缘推理盒子。这类板卡的共同特点是高密度布线：高速 ADC、FPGA 或 NPU、大容量 DDR、千兆网口和相机接口全部挤在一块小板上。
信号速率一上去，EMI 问题就跟着来了：辐射超标、图像噪点、通信丢包。很多板子原理图设计没问题，PCBA 打样回来一测辐射就超标，问题往往不在器件选型，而在布线和叠层设计上。
普通控制板的信号频率在 MHz 级别，EMI 压力不大。但 AI 视觉板卡不一样：DDR4 内存时钟频率接近 1GHz，LVDS/MIPI 高速串行走线速率几个 Gbps，加上 DC-DC 开关电源的谐波，整个板卡就是一个小型辐射源。
再加上 BGA 封装下密集扇出走线、对外接口多（网口、USB、相机触发接口），辐射很容易通过板边和接口"跑出去"。所以这类板卡的 EMI 抑制，必须从 PCB 设计阶段就开始考虑，不能靠后期加屏蔽罩补。
高密度 AI 视觉板卡，两层板根本不够用，至少四层起步：信号层—地平面—电源平面—信号层。
最关键的原则是：高速信号走线必须紧邻完整地平面。信号回流路径沿着地平面紧挨着走线走，回流环路面积越小，辐射就越低。如果高速走线下面是分割的电源平面或者跨了分割缝，回流被迫绕路，环路面积暴增，辐射立刻上去。
电源平面分割要特别克制。很多设计为了隔离不同电压域把电源平面切得七零八落，结果高速信号从分割缝上方跨过，回流路径被切断。正确做法是：高速信号层正下方优先保证完整地平面，电源分割只放在不跑高速信号的区域。
叠层打好底之后，布局和走线是第二道防线。
FPGA/NPU 和 DDR 是最大的辐射源。DDR 数据线必须做等长匹配、阻抗控制（通常 50Ω 单端、100Ω 差分），走线长度尽量短，不要走得绕来绕去。BGA 下方的去耦电容要紧贴电源引脚，每个电源引脚至少配一个 0.1μF 高频电容。
时钟信号是另一个重点。晶振和时钟发生器远离板边和对外接口，时钟走线包地处理，周围不要走其他高速信号。开关电源的电感和开关节点（SW 脚）是强辐射源，布局时离敏感模拟前端和传感器接口越远越好，铜箔面积尽量小，减少辐射天线效应。
前面两层做到位，大部分辐射已经压下去了。最后一道防线是对外接口滤波和屏蔽措施。
网口、USB、相机接口这些"出入口"，是辐射最容易跑出去的路径。每个对外接口加共模电感滤波，必要时加 TVS 和磁珠，把高频噪声在接口处就滤掉。板卡边缘如果有裸露的高频信号走线，加屏蔽罩或导电泡棉做局部屏蔽。
晶振下方不要走任何信号线，用地平面把它包起来，减少向外辐射。电源入口处加一级磁珠+电容滤波，防止板内噪声通过电源线传导出去。
AI 视觉板卡的 EMI 抑制，不是靠后期整改堆屏蔽罩解决的，而是从叠层设计、布局布线阶段就开始的系统工程。PCBA 投板前把叠层结构、高速走线参考平面、接口滤波这三件事评审到位，比打样回来再改板效率高得多。
